TMS320VC5509AZAY Цифрові сигнальні процесори та контролери – DSP, DSC Цифровий сигнальний процесор з фіксованою точкою 179-NFBGA -40 до 85
♠ Опис продукту
Атрибут продукту | Значення атрибута |
Виробник: | Техаські інструменти |
Категорія продукту: | Цифрові сигнальні процесори та контролери - DSP, DSC |
RoHS: | Деталі |
Продукт: | DSP |
Серія: | TMS320VC5509A |
Стиль монтажу: | Поверхневий монтаж/поверхневий монтаж |
Пакет/Корпус: | NFBGA-179 |
Ядро: | C55x |
Кількість ядер: | 1 ядро |
Максимальна тактова частота: | 200 МГц |
Пам'ять інструкцій кешу L1: | - |
Кеш-пам'ять L1: | - |
Розмір пам'яті програми: | 64 КБ |
Розмір оперативної пам'яті даних: | 256 КБ |
Робоча напруга живлення: | 1,6 В |
Мінімальна робоча температура: | - 40°C |
Максимальна робоча температура: | +85°C |
Упаковка: | Лоток |
Бренд: | Техаські інструменти |
Тип інструкції: | Фіксована точка |
Тип інтерфейсу: | I2C |
Чутливість до вологи: | Так |
Тип продукту: | DSP - Цифрові сигнальні процесори та контролери |
Кількість у заводській упаковці: | 160 |
Підкатегорія: | Вбудовані процесори та контролери |
Напруга живлення - макс.: | 1,65 В |
Напруга живлення - Мін.: | 1,55 В |
Сторожові таймери: | Сторожовий таймер |
♠ Цифровий сигнальний процесор з фіксованою точкою TMS320VC5509A
Цифровий сигнальний процесор (DSP) з фіксованою комою TMS320VC5509A базується на ядрі процесора покоління DSP TMS320C55x. Архітектура DSP C55x™ досягає високої продуктивності та низького енергоспоживання завдяки підвищеному паралелізму та повній зосередженості на зменшенні розсіювання потужності. Процесор підтримує внутрішню структуру шини, яка складається з однієї програмної шини, трьох шин зчитування даних, двох шин запису даних та додаткових шин, призначених для периферійних пристроїв та прямого доступу до пам'яті (DMA). Ці шини забезпечують можливість виконувати до трьох зчитувань даних та двох записів даних за один цикл. Паралельно контролер DMA може виконувати до двох передач даних за цикл незалежно від активності процесора.
Процесор C55x має два блоки множення-накопичення (MAC), кожен з яких здатний виконувати множення 17 біт x 17 біт за один цикл. Центральний 40-бітний арифметико-логічний пристрій (АЛП) підтримується додатковим 16-бітним АЛП. Використання АЛП здійснюється під управлінням набору інструкцій, що забезпечує можливість оптимізації паралельної активності та енергоспоживання. Ці ресурси керуються в адресному блоці (AU) та блоці даних (DU) процесора C55x.
Покоління цифрових сигнальних процесів (DSP) C55x підтримує набір інструкцій зі змінною шириною в байти для покращеної щільності коду. Блок інструкцій (IU) виконує 32-бітні вибірки програм із внутрішньої або зовнішньої пам'яті та ставить інструкції в чергу для програмного блоку (PU). Програмний блок декодує інструкції, направляє завдання до ресурсів AU та DU та керує повністю захищеним конвеєром. Можливість прогнозного розгалуження запобігає змиванню конвеєра під час виконання умовних інструкцій.
Функції введення та виведення загального призначення та 10-бітний аналого-цифровий перетворювач забезпечують достатню кількість контактів для контролю стану, переривань та бітового введення/виведення для РК-дисплеїв, клавіатур та медіа-інтерфейсів. Паралельний інтерфейс працює у двох режимах: або як ведений пристрій для мікроконтролера з використанням порту HPI, або як паралельний медіа-інтерфейс з використанням асинхронної EMIF. Послідовний інтерфейс підтримується двома периферійними пристроями MultiMedia Card/Secure Digital (MMC/SD) та трьома платами McBSP.
Комплект периферійних пристроїв 5509A включає інтерфейс зовнішньої пам'яті (EMIF), який забезпечує безперешкодний доступ до асинхронної пам'яті, такої як EPROM та SRAM, а також до високошвидкісної пам'яті високої щільності, такої як синхронна DRAM. Додаткові периферійні пристрої включають універсальну послідовну шину (USB), годинник реального часу, сторожовий таймер, інтерфейс I2C multi-master та slave. Три повнодуплексні багатоканальні буферизовані послідовні порти (McBSP) забезпечують безперешкодний інтерфейс до різноманітних послідовних пристроїв галузевого стандарту та багатоканальне з'єднання з можливістю зв'язку до 128 окремо активованих каналів. Розширений інтерфейс хост-порту (HPI) - це 16-бітний паралельний інтерфейс, який використовується для забезпечення доступу хост-процесора до 32 Кбайт внутрішньої пам'яті на 5509A. HPI може бути налаштований як у мультиплексному, так і в немультиплексному режимі для забезпечення безперешкодного інтерфейсу до широкого кола хост-процесорів. Контролер DMA забезпечує переміщення даних для шести незалежних контекстів каналів без втручання процесора, забезпечуючи пропускну здатність DMA до двох 16-бітних слів за цикл. Також включені два таймери загального призначення, до восьми спеціалізованих контактів вводу/виводу загального призначення (GPIO) та генерація тактових сигналів з цифровим фазовим автопідстроюванням частоти (DPLL).
5509A підтримується нагородженим галузевим середовищем розробки eXpressDSP™, інтегрованим середовищем розробки (IDE) Code Composer Studio™, DSP/BIOS™, стандартом алгоритмів Texas Instruments та найбільшою в галузі мережею сторонніх розробників. IDE Code Composer Studio містить інструменти генерації коду, включаючи компілятор C та візуальний компонувальник, симулятор, RTDX™, драйвери пристроїв емуляції XDS510™ та модулі оцінки. 5509A також підтримується бібліотекою DSP C55x, яка містить понад 50 базових програмних ядер (фільтри FIR, фільтри IIR, швидкі перетворення Фур'є та різні математичні функції), а також бібліотеки підтримки мікросхем та плат.
Ядро цифрового сигнального процесора TMS320C55x було створено з відкритою архітектурою, яка дозволяє додавати спеціалізоване обладнання для підвищення продуктивності певних алгоритмів. Апаратні розширення 5509A забезпечують ідеальний баланс між продуктивністю фіксованих функцій та програмованою гнучкістю, одночасно досягаючи низького енергоспоживання та вартості, що традиційно було важко знайти на ринку відеопроцесорів. Розширення дозволяють 5509A забезпечувати виняткову продуктивність відеокодека, при цьому більше половини його пропускної здатності доступні для виконання додаткових функцій, таких як перетворення колірного простору, операції інтерфейсу користувача, безпека, TCP/IP, розпізнавання голосу та перетворення тексту в мовлення. В результаті, один цифровий сигнальний процесор 5509A може забезпечити роботу більшості портативних цифрових відеододатків з додатковим запасом обчислювальної потужності. Для отримання додаткової інформації див. Довідник програміста з апаратних розширень TMS320C55x для програм обробки зображень/відео (номер літератури SPRU098). Для отримання додаткової інформації про використання бібліотеки обробки зображень DSP див. Довідник програміста бібліотеки обробки зображень/відео TMS320C55x (номер літератури SPRU037).
• Високопродуктивний, низькоенергетичний цифровий сигнальний процесор з фіксованою точкою TMS320C55x™
− Час циклу виконання інструкції 9,26, 6,95, 5 нс
− Тактова частота 108, 144, 200 МГц
− Одна/дві інструкції, що виконуються за цикл
− Подвійні множники [до 400 мільйонів множень-накопичень за секунду (MMACS)]
− Два арифметично-логічні пристрої (АЛП)
− Три внутрішні шини зчитування даних/операндів та дві внутрішні шини запису даних/операндів
• 128 КБ x 16-бітна вбудована оперативна пам'ять, що складається з:
− 64 Кбайт оперативної пам'яті подвійного доступу (DARAM) 8 блоків по 4 Кбайт × 16 біт
− 192 Кбайт оперативної пам'яті з одним доступом (SARAM) 24 блоки по 4 Кбайт × 16 біт
• 64 КБ вбудованої ПЗП з одним станом очікування (32 КБ × 16 біт)
• 8 МБ × 16-бітний максимальний адресований обсяг зовнішньої пам'яті (синхронна DRAM)
• 16-бітна зовнішня пам'ять паралельної шини з підтримкою одного з наступних варіантів:
− Інтерфейс зовнішньої пам'яті (EMIF) з можливостями GPIO та безклейовим інтерфейсом для:
− Асинхронна статична оперативна пам'ять (SRAM)
− Асинхронна EPROM
− Синхронна DRAM (SDRAM)
− 16-бітний паралельний розширений інтерфейс хост-порту (EHPI) з можливостями GPIO
• Програмоване керування низьким енергоспоживанням шістьма функціональними доменами пристрою
• Логіка емуляції на основі сканування на мікросхемі
• Вбудовані периферійні пристрої
− Два 20-бітних таймери
− Сторожовий таймер
− Шестиканальний контролер прямого доступу до пам'яті (DMA)
− Три послідовні порти, що підтримують комбінацію:
− До 3 багатоканальних буферизованих послідовних портів (McBSP)
− До 2 інтерфейсів мультимедійних/захищених цифрових карток
− Програмований генератор тактових імпульсів з фазовим автопідстроюванням частоти
− Сім (LQFP) або вісім (BGA) контактів загального призначення вводу/виводу (GPIO) та один контакт загального призначення (XF)
− Підлеглий порт USB Full-Speed (12 Мбіт/с) з підтримкою масової, переривання та ізохронної передачі
− Інтерфейс міжінтегральної схеми (I2C) для кількох головних та ведених пристроїв
−Годинник реального часу (RTC) з кварцовим входом, окремим доменом тактової частоти, окремим джерелом живлення
− 4-канальний (BGA) або 2-канальний (LQFP) 10-бітний АЦП з послідовним наближенням
• Логіка граничного сканування за стандартом IEEE 1149.1† (JTAG)
• Пакети:
− 144-термінальний низькопрофільний чотириканальний плоский корпус (LQFP) (суфікс PGE)
− 179-Terminal MicroStar BGA™ (кулькова сітка) (суфікс GHH)
− 179-термінальний безсвинцевий MicroStar BGA™ (кулькова сітка) (суфікс ZHH)
• 1,2 В (108 МГц), 2,7 В – 3,6 VI/Os
• 1,35 В (144 МГц), 2,7 В – 3,6 VI/Os
• 1,6 В (200 МГц), 2,7 В – 3,6 VI/Os
• Гібридна, електрична та силова система (EV/HEV)
– Система керування батареями (BMS)
– Вбудований зарядний пристрій
– Тяговий інвертор
– Перетворювач постійного струму в постійний струм
– Стартер/генератор