SPC5634MF2MLQ80 32-розрядні мікроконтролери – MCU NXP 32-bit MCU, ядро Power Arch, 1,5 МБ флеш-пам’яті, 80 МГц, -40/+125°C, автомобільний рівень, QFP 144
♠ Опис товару
| Атрибут продукту | Значення атрибута |
| Виробник: | NXP |
| Категорія продукту: | 32-розрядні мікроконтролери - MCU |
| RoHS: | Подробиці |
| Серія: | MPC5634M |
| Стиль монтажу: | SMD/SMT |
| Пакет/чохол: | LQFP-144 |
| Ядро: | e200z3 |
| Розмір програмної пам'яті: | 1,5 Мб |
| Розмір оперативної пам'яті даних: | 94 кБ |
| Ширина шини даних: | 32 біт |
| Роздільна здатність АЦП: | 2 x 8 біт/10 біт/12 біт |
| Максимальна тактова частота: | 80 МГц |
| Кількість входів/виходів: | 80 введення/виведення |
| Напруга живлення - Мін.: | 1,14 В |
| Напруга живлення - Макс.: | 1,32 В |
| Мінімальна робоча температура: | - 40 С |
| Максимальна робоча температура: | + 150 С |
| Кваліфікація: | AEC-Q100 |
| Упаковка: | Піднос |
| Аналогова напруга живлення: | 5,25 В |
| Бренд: | NXP Semiconductors |
| Тип оперативної пам'яті даних: | SRAM |
| Напруга введення/виведення: | 5,25 В |
| Чутливий до вологи: | Так |
| продукт: | MCU |
| Тип продукту: | 32-розрядні мікроконтролери - MCU |
| Тип програмної пам'яті: | Спалах |
| Заводська упаковка Кількість: | 60 |
| Підкатегорія: | Мікроконтролери - MCU |
| Сторожові таймери: | Сторожовий таймер |
| Частина № Псевдоніми: | 935311091557 |
| Вага одиниці: | 1,319 г |
♠ 32-розрядні мікроконтролери - MCU
Ці 32-розрядні автомобільні мікроконтролери — це сімейство пристроїв системи на кристалі (SoC), які містять усі функції сімейства MPC5500 і багато нових функцій у поєднанні з високоефективною 90-нм технологією CMOS, що забезпечує суттєве зниження вартості кожної функції та значне підвищення продуктивності.Удосконалене та економічно ефективне ядро головного процесора цієї сімейства автомобільних контролерів побудовано на основі технології Power Architecture®.Це сімейство містить удосконалення, які покращують відповідність архітектури вбудованим програмам, включають додаткову підтримку інструкцій для обробки цифрового сигналу (DSP), інтегрують технології, такі як розширений процесор часу, розширений аналого-цифровий перетворювач із чергою, мережа контролера та вдосконалена модульна система вводу-виводу, яка є важливою для нинішніх застосувань силових агрегатів нижчого класу.Це сімейство пристроїв є повністю сумісним розширенням сімейства MPC5500 Freescale.Пристрій має єдиний рівень ієрархії пам’яті, що складається з вбудованої SRAM до 94 КБ і внутрішньої флеш-пам’яті до 1,5 МБ.Пристрій також має інтерфейс зовнішньої шини (EBI) для «калібрування».Цей інтерфейс зовнішньої шини був розроблений для підтримки більшості стандартних модулів пам’яті, які використовуються в сімействах MPC5xx і MPC55xx.
• Робочі параметри
— Повністю статична робота, 0 МГц– 80 МГц (плюс 2% частотної модуляції — 82 МГц)
— робочий діапазон температури переходу від –40 ℃ до 150 ℃
— Низька потужність конструкції
– Розсіювана потужність менше 400 мВт (номінальна)
– Призначений для динамічного керування живленням ядра та периферійних пристроїв
– Програмне керування синхронізацією периферійних пристроїв
– Режим зупинки низької потужності, коли всі годинники зупинені
— Виготовлено за 90 нм техпроцесом
— Внутрішня логіка 1,2 В
— Один джерело живлення з 5,0 В -10%/+5% (4,5 В до 5,25 В) із внутрішнім регулятором для забезпечення 3,3 В і 1,2 В для ядра
— Вхідні та вихідні контакти з діапазоном 5,0 В -10%/+5% (від 4,5 В до 5,25 В)
– Рівні перемикання 35%/65% VDDE CMOS (з гістерезисом)
– Вибір гістерезису
– Вибір швидкості наростання
— Піни Nexus живляться від джерела живлення 3,3 В
— Розроблено з використанням технологій зменшення електромагнітних перешкод
– Петля фазового підстроювання частоти
– Частотна модуляція тактової частоти системи
– Вбудована ємність шунтування
– Вибір швидкості наростання та сили приводу
• Високопродуктивний ядро процесора e200z335
— 32-розрядна модель програміста Power Architecture Book E
— Покращення кодування змінної довжини
– Дозволяє необов’язково кодувати набір інструкцій Power Architecture у змішані 16- та 32-розрядні інструкції
– Призводить до меншого розміру коду
— Одиничний випуск, 32-розрядний ЦП, сумісний з технологією Power Architecture
— Порядкове виконання та вибуття
— Точна обробка винятків
— Блок обробки гілок
– Спеціальний суматор розрахунку адреси відділень
– Прискорення розгалуження за допомогою буфера інструкцій Branch Lookahead
— Одиниця завантаження/зберігання
– Затримка завантаження на один цикл
– Повністю конвеєрний
– Підтримка Big and Little Endian
– Підтримка нерівного доступу
– Нульове навантаження до використання бульбашок трубопроводу
— Тридцять два 64-розрядні регістри загального призначення (GPR)
— Блок керування пам’яттю (MMU) із повністю асоціативним буфером перегляду на 16 записів (TLB)
— Окрема шина інструкцій і шина завантаження/зберігання
— Підтримка векторизованих переривань
— Затримка переривання < 120 нс при 80 МГц (вимірюється від запиту на переривання до виконання першої інструкції обробника виняткових ситуацій переривання)
