LCMXO640C-4TN144C FPGA – програмована вентильна матриця 640 LUTS 113 I/O
♠ Опис товару
Атрибут продукту | Значення атрибута |
Виробник: | Решітка |
Категорія продукту: | FPGA - програмована вентильна матриця |
RoHS: | Подробиці |
Серія: | LCMXO640C |
Кількість логічних елементів: | 640 LE |
Кількість входів/виходів: | 113 введення/виведення |
Напруга живлення - Мін.: | 1,71 В |
Напруга живлення - Макс.: | 3,465 В |
Мінімальна робоча температура: | 0 С |
Максимальна робоча температура: | + 85 С |
Швидкість передачі даних: | - |
Кількість трансиверів: | - |
Стиль монтажу: | SMD/SMT |
Пакет/чохол: | TQFP-144 |
Упаковка: | Піднос |
Бренд: | Решітка |
Розподілена оперативна пам'ять: | 6,1 кбіт |
Висота: | 1,4 мм |
Довжина: | 20 мм |
Максимальна робоча частота: | 550 МГц |
Чутливий до вологи: | Так |
Кількість блоків логічного масиву - LABs: | 80 ЛАБ |
Робочий струм живлення: | 17 мА |
Робоча напруга живлення: | 1,8 В/2,5 В/3,3 В |
Тип продукту: | FPGA - програмована вентильна матриця |
Заводська упаковка Кількість: | 60 |
Підкатегорія: | Програмовані логічні мікросхеми |
Загальна пам'ять: | 6,1 кбіт |
Ширина: | 20 мм |
Вага одиниці: | 1,319 г |
Енергонезалежний, нескінченно реконфігурований
• Миттєве ввімкнення – включається за мікросекунди
• Один чіп, зовнішня конфігураційна пам'ять не потрібна
• Відмінна безпека дизайну, відсутність потоку бітів для перехоплення
• Реконфігурація логіки на основі SRAM за мілісекунди
• SRAM та енергонезалежна пам'ять програмуються через порт JTAG
• Підтримує фонове програмування енергонезалежної пам'яті
Режим сну
• Дозволяє зменшити статичний струм до 100 разів
Реконфігурація TransFR™ (TFR)
• Внутрішнє оновлення логіки під час роботи системи
Висока щільність вводу/виводу до логічної щільності
• 256 до 2280 LUT4s
• Від 73 до 271 входів/виходів із широкими можливостями пакетів
• Підтримується міграція щільності
• Упаковка, що не містить свинцю/сумісна з RoHS
Вбудована та розподілена пам'ять
• До 27,6 Кбіт sysMEM™ Embedded Block RAM
• До 7,7 Кбіт розподіленої оперативної пам'яті
• Спеціальна логіка керування FIFO
Гнучкий буфер введення/виведення
• Програмований буфер sysIO™ підтримує широкий спектр інтерфейсів:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bus-LVDS, LVPECL, RSDS
sysCLOCK™ PLL
• До двох аналогових PLL на пристрій
• Синхронізація множення, ділення та зсуву фази
Підтримка системного рівня
• Граничне сканування стандарту IEEE 1149.1
• Вбудований генератор
• Пристрої працюють від джерела живлення 3,3 В, 2,5 В, 1,8 В або 1,2 В
• Внутрішньосистемне програмування, сумісне зі стандартом IEEE 1532